반도체 산업계에서는 반도체 소자의 집적화 및 성능을 향상하기 위하여 수많은 연구를 진행해 왔다.

현재 고성능/초저전력 소자가 매우 중요해졌으며, 소자의 동작 전압을 낮추고 누설전류 또한 최대한 낮추는 것이 향후 차세대 반도체 소자 개발에서의 중요 관심사 중에 하나로 전 세계적으로 활발히 이루어지고 있다. 기존의 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)소자는 Boltzmann 관계식의 제약을 받아 공급 전압 (VDD)을 0.5 V 이하로 낮추는 것이 어렵다.

우수한 문턱 전압 이하 스윙 (Subthreshold Swing, SS)을 가질 수 있고 누설전류 (leakage current) 또한 획기적으로 낮출 수 있는 소자로 제시되고 있는 것 중 하나가 터널링 전계효과 트랜지스터(Tunneling Field Effect Transistor) 소자는 유력한 차세대 반도체로 주목받고 있다.

특히, Intel, Pennsylvania Univ. (미국), Tokyo Univ. (일본), IMEC (벨기에) 등 해외 산업체 및 연구기관들의 경우 TFET에 대한 연구 및 이를 활용한 집적화 연구가 매우 활발히 진행되고 있다. 기존 MOSFET 소자보다 더 낮은 딜레이와 더 낮은 전력 소비 량인 누설 전력 밀도 (leakage power density)을 보여 주고 있다.

실리콘 벌크 기판 위에 미세한 공정을 활용해 TFET 소자를 구현할 때는 기존 MOSFET과 같이 단채널 효과 (short channel effect, SCE)로 인해 누설전류의 증가 현상으로 인해서 TFET 소자의 장점을 부각시키키 어려웠다. 전공핍형 실리콘 온 인슐레이터(fully depleted silicon on insulator, FD-SOI) 기술이 활용하여 소자 구현 시 SCE, SS 개선, 이동도 향상, latch-up 제거 등 많은 이점을 가지게 되며, 특히, FD-SOI 위에 silicon film을 채널로 한 TFET 소자는 앞서 언급된 단점이 보완되며 장점을 크게 활용할 수 있게 되었다. 또한 FD-SOI TFET 구조는 MOSFET과 유사하여 기존의 CMOS 공정과 호환을 할 수 있어 쉽게 구현이 가능하다고 할 수 있다.

하지만, FD-SOI TFET은 주로 밴드대밴드 터널링 (band-to-band tunnelin, BTBT) 메커니즘의 특성으로 tunneling 확률이 소자 동작의 지대한 영향을 끼치게 되고, 이러한 확률적인 전자의 이동은 tunneling 확률의 fluctuation 요인으로 높은 노이즈(noise)를 유발하는 원인이 되며, MOSFET 대비 noise가 높게 관찰이 된다는 단점이 있다.

FD-SOI TFET이 차세대 저전력 소자로써 활용이 되기 위해서는 기존의 MOSFET과 다른 동작 메커니즘으로 noise 또한 새로운 해석이 필요하다.

한국폴리텍 반도체융합캠퍼스 반도체공정장비과 권혁민 교수는 FD-SOI pTFET의 저주파 노이즈(low frequency noise, LFN) 메커니즘을 규명하였고, 이를 통하여 TFET의 동작 메커니즘에 대한 깊이 있는 이해를 가능하게 하고자 하였다. 아직 연구가 존재하지 않던 FD-SOI pTFET의 노이즈 모델을 검증하고 제안하였으며, 게이트 전압이 선형 영역(linear region)부터 포화영역(saturation region)까지 적용이 가능하다.

기존 unified model에 TFET의 동작 메커니즘 성분을 고려하여 증명하였으며, 이러한 결과에 대해 IEEE Journal of the Electron Devices Society 최신호인 2022년 8월에 논문을 게재하였다. 차세대 FD-SOI TFET 활용에 매우 중요하고 필수적인 노이즈 특성을 예측할 수 있는 모델이라고 할 수 있다.