[일간투데이 허필숙 기자]   금속 산화막 반도체 전계효과 트랜지스터(MOSFET)의 공정 기술이 발달하면서 반도체 소자들은 점점 고집적화, 소형화되고 있다.

트랜지스터가 소형화됨에 따라 단채널 효과 (short channel effect, SCE)가 크게 발생해 MOSFET의 게이트 전압이 채널을 제어하기 어려워진다. 이 현상을 극복하기 위한 3-dimensional (3D) 구조 반도체들이 개발되었는데, 그중에서 반도체 전체를 와이어 형태의 게이트가 감싸고 있는 나노와이어 FET (nanowire FET, NWFET)가 단채널 효과 문제를 해결할 새로운 해답으로 제시됐다.

소자의 크기를 점점 더 축소하려면 나노와이어 FET와 같이 3차원 구조를 갖는 트랜지스터로 기술적 진보를 이루어 내야 하는데, 특히 3 nm 이하에서 기존 CMOS의 대안으로 제시된 가운데 나노와이터 FET의 성능을 향상시키기 위하여 많은 연구가 이어지고 있다.

수평적(Lateral) 구조의 나노와이어 FET는 적층된 나노와이어 수에 따른 더 높은 구동 전류가 생성될 것으로 예상되지만, FinFET와 Lateral 나노와이어 FET 간의 기생적인 커패시턴스와 저항 성분에 대해 비교하였을 때, Lateral 나노와이어 FET의 경우 나노와이어 수만큼 기생적인 캐패시턴스와 저항 성분이 증가하는 현상을 볼 수 있다. 수직형(Vertical) 구조의 나노와이어 FET의 기생적인 캐패시턴스와 저항 성분에 대해 살펴보았을 때, 나노와이어 수가 증가함에 따른 더 낮은 기생 커패시턴스와 저항값을 보이며, SRAM에서의 vertical NWFET의 standby leakage 전류는 lateral NWFET 보다 대략 12배 정도 감소가 예상 된다.

고성능/저전력 회로를 구현하기 위하여 기존의 실리콘 기반의 나노와이어 FET로는 기대하기 어려우며, 높은 전자이동도 특성을 가지는 III-V족 화합물 반도체는 MOSFET의 차세대 채널에 적용될 것으로 예상되는 중요한 전자재료 중 하나이며, 기존 반도체 공정의 한계점인 반도체 소자 제작과 에칭에 의한 패터닝의 한계점을 Top-down 공정 기술로 해결이 될수 있다.

한국폴리텍 반도체융합캠퍼스 반도체공정장비과 권혁민 교수는 다년간의 III-V족 화합물 반도체소자 연구 경험을 바탕으로 향후에는 High-mobility 특성을 가지는 III-V 채널을 이용한 Top-down 형태의 수직형 나노와이어 구조가 획기적인 도움이 될 것이라고 기대해 본다.